首页> 外文OA文献 >Area Efficient Floating-Point Adder and Multiplier with IEEE-754 Compatible Semantics

【2h】

Area Efficient Floating-Point Adder and Multiplier with IEEE-754 Compatible Semantics

机译：具有IEEE-754兼容语义的区域高效浮点加法器和乘法器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Andreas Ehliar;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Fast, Efficient Floating-Point Adders and Multipliers for FPGAs [J] . K. SCOTT HEMMERT, KEITH D. UNDERWOOD ACM transactions on reconfigurable technology and systems . 2010,第3期

机译：FPGA的快速，高效浮点加法器和乘法器
2. Adder errors versus multiplier errors in floating-point digital filters: [J] . Martinelli G., Orlandi G., Salerno M. Electrical Engineers, Proceedings of the Institution of . 1976,第3期

机译：浮点数字滤波器中的加法器误差与乘数误差：
3. Algorithms for designing efficient multiprecision parallel multiplier and multiplier-adder cells for DSP applications [J] . Poornaiah D.V., Ahmad M.O. Electronics Letters . 1997,第3期

机译：设计用于DSP应用的高效多精度并行乘法器和乘法加法器单元的算法
4. Area efficient floating-point adder and multiplier with IEEE-754 compatible semantics [C] . Ehliar Andreas International Conference on Field-Programmable Technology . 2014

机译：具有IEEE-754兼容语义的区域有效的浮点加法器和乘法器
5. Implementation of floating-point FPGA adder/subtractor and multiplier. [D] . Aluri, Anusha. 2010

机译：浮点FPGA加法器/减法器和乘法器的实现。
6. Design of Efficient Full Adder in Quantum-Dot Cellular Automata [O] . Bibhash Sen, Ayush Rajoria, Biplab K. Sikdar 2013

机译：量子点元胞自动机中高效全加器的设计
7. Area Efficient Floating-Point Adder and Multiplier with IEEE-754 Compatible Semantics [O] . Ehliar, Andreas 2014

机译：具有IEEE-754兼容语义的高效区域浮点加法器和乘法器

Area Efficient Floating-Point Adder and Multiplier with IEEE-754 Compatible Semantics

著录项

引文网络

相似文献

相关主题

期刊订阅